微波EDA网,见证研发工程师的成长! 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘04闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�15闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷濠电姷鏁搁崑娑㈡偤閵娧冨灊闁挎繂顦粻顖炴煥閻曞倹瀚�
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于降低 leakage 的办法,请大家都谈一谈吧

关于降低 leakage 的办法,请大家都谈一谈吧

时间:10-02 整理:3721RD 点击:
最近跑完一个block,感觉 leakage 是有点大了。原因呢,我想是因为开了LVT cell的缘故,毕竟timing 比较 critical。
route opt之后,根据PT 报出的timing 结果,设置了一定的slack,把那些non critical path上的LVT cell换了好多回去SVT和HVT。
但是,这是在route opt之后的动作。
请问,大家在遇到这种情况下,是怎么降低 leakage 的?早在place opt 阶段是怎么处理的呢?有什么需要注意的地方吗?
请大家都谈谈自己在pr过程中解决这类的问题的经验吧。

我一般用PT_dmsa找出LVT的cell换成HVT&SVT的。好像降低leakage就是尽量多用HVT&SVT吧 也没有别的办法吧 新人的想法

就是每个阶段开启-power 选项, 工具自动换的, 最后阶段,借助dmsa,final power-opt再换些
也不是想换多少换多少的, 就那样吧, lvt是最后才开始使用的,一开始禁用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top