微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > hold问题请教

hold问题请教

时间:10-02 整理:3721RD 点击:
我用magma做完布局布线后,setup和hold检查后都没有问题,可是为什么后仿真会出现hold时序问题呢?我该怎样解决?请教各位大侠

1.Timing engine of Magma and STA tool and simulation tool are different.
2.Hold time violation may occure at false-path.
So, Please report_timing of the violated path in magma.

怎么没人多指点啊?

这位兄台,想必你使用simulator(例如NC)with timing check仿真report timing violation吧,如果是这样请不要惊讶,很正常,大多是由于glitch或false path(跨时钟域)引起的呢,其实基本上可以ignore他们,当让你要是精益求精呢,那就要ECO了。对于timing,建议使用signoff Tool(比如PT)check,其他工具check的report仅做参考即可。

不错,顶一下

guanzhu

支持一下!

應該是後仿真的寄生效應 讓你 pre-sim的timing 跑掉了

来学习的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top