硬核的建立

我现在在设计一款芯片，共包括三部分，模拟部分，存贮部分，以及数字部分，模拟部分的版图是自己画的，存贮部分用厂家的硬核，数字部分需要自己自动布局布线，现在我们要建立模拟部分的硬核，以便进行包括存贮体，模拟模块的数字部分的自动布局布线，问题是我们怎样来创建模拟模块的verilog文件，lib文件等等，尤其是lib文件的建立，要用什么工具等等

知道的童鞋回个贴