微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助在cadence中仿数字电路的话，testbench怎么用啊？

求助在cadence中仿数字电路的话，testbench怎么用啊？

时间：10-02 整理：3721RD 点击：

在cadence中仿数字电路的话，testbench怎么用啊?
求大神讲解~

在cadence中是什么意思?IC5141?IUS?

反正就是用spetre verilog进行仿真~

把用VERILOG 写的 TESTBECH导入CADENCE做成SYNBOL可以不

上一篇：关于tetramax dc网表内嵌一个dc做的ip core问题。
下一篇：ICC placement 总是segment fault (core dumped)

数字电路 cadence testbench 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top