微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于综合结果中计数器出错的求助

关于综合结果中计数器出错的求助

时间:10-02 整理:3721RD 点击:

assign KK20 = CON57 ? 3'd6 : 3'd4;
always @ (posedge clk or negedge rst)
begin
if(!rst) begin
counter20<=3'b000;
clk20_out<=0;
end
else if(counter20==KK20) begin
counter20<=3'b000;
clk20_out<=1'b1;
end
else begin
counter20<=counter20+3'b001;
clk20_out<=0;
end
end
代码如上,综合出来结果当CON57=0的时候,计数器counter20的值为:0123456456456456.....
但是clk20_out的输出正确,依然是当counter20为4的时候输出一个脉冲
请问是什么原因造成的?多谢各位了,这个问题困扰小弟很久了

也就是说,counter20的最高位自从变高电平以后再也没变回来。奇了怪了

各位前辈,求救啊。小编求救啊

只有这么一部分代码很难分析呀,con57是怎么定义的?综合的话,可以看看综合出来的电路是什么样的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top