微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何优化已有的design

如何优化已有的design

时间:10-02 整理:3721RD 点击:
手头上有已经做好的设计,有NetList,和def。但是这个设计存在一些DRC的问题,我想重新优化一下该怎么办?我想到的如下办法
1直接做postRoute的opt,再做Calibre;
2 重新在clk tree开始,但是没有.ctstch。先生成.ctstch,我会先导入设计已有的floorplan, 然后在一步一步做下去,相当于重新做一遍。
我更倾向于第2种,但是设计中所有的cell都是FIXED,是否需要在cts时全部变成PLACED。

editDeleteViolations
再做ECO route

用setNanoRouteMode-routeWithEco true
globalDetailRoute后,还需要PostRoute吗?

第一遍,你还是先用GUI做nanoroute的ECO route吧,然后到cmd log文件中找对应的命令

用ECO route 效果不好,能不能用editDelete了,然后globaldetailroute啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top