flat design flow中是否保留hierarchy？

请教大家：
从DC得到的是hierarchical netlist，在flat physical design flow中，一般是否需要打平网表中的hierarchy?
如果是，在哪一步打平呢（pre-placement, pre-CTS, ...）?
打平和保留hierarchy各有什么优缺点呢?
谢谢

不需要打平
layout是不是要hier，要看规模

谢谢小编的答案
我有个疑问：不把逻辑打平，hierarchy的边界处工具优化的余地是否变小呢?

flat design 其实打平打没什么关系, 保留多半是方便前端debug, 打平后就没法debug了.