关于caibre中lvs时，不查IP的办法

大家好，想咨询如下问题：
假如我的芯片中包含一个IP，并在全芯片版图中包含了这个IP的版图，若果用calibre执行lvs时，不想查这个IP内部的信息，只是检查IP的pin与外界的链接关系的话，改用什么命令来约束呢，小弟试过“LVS BOX cellname”命令，但是，calibre依然会检查这个IP内部的信息，不知该怎么办。谢谢各位啊。

用LVS BOX可以，不过要run hierarchy的

对，lvs box要hier的跑，只要没弄错名字，应该没问题

保证你的schematic 中只有这个IP的pin的信息，然后在run_set中用LVS BOX。其次去log中查看是否BOX成功。
如果还是不行（应该会成功），自己就做一个只有pin信息的IP的GDS. 在GDS merge的时候调用这个IP的GDS，然后再按照LVS BOX的流程。