请问TSMC65工艺下Memory之间的间距如何设置？

没啥讲究，满足min spacing（1~2um
)即可，

主要看你的Mem pin 数量和用哪几层走先，可以大概地算下！

今天问了下人，说是要根据MEM的PIN数量，然后各层能提供的走线资源（层的线宽，间距），计算这些pin要用的距离，然后算出一个最小值，加上mem pin插入的DCAP，估计一个间距。
当然，utlizition不高的情况下，这个间距可以随意大点

差不多基本就是留够routing channel
一般是0.5～1 track per pin即可
mem pin插入的DCAP? DCAP对std而言吧，这个不知道咋加
如果是LP的，留够Power Switch cell的位置是有的