Memory Compiler生成ROM的问题

求助，本人在用Memory Compiler生成一个单端ROM，并对其进行测试，在测试文件中按照ROM的读时序，可是输出总是不定态，请问有人遇到过同样的问题嘛?用将Memory Compiler 生成的 .dat文件添加进去吗?

你打开生成的rom的verilog仿真模型文件，查看其调用的那个初始化文件名字叫什么?
然后把那个文件找到放到仿真目录下（这个文件可以在你生成rom的文件夹下找到）

恩，好的，谢谢，已经解决了！非常感谢！

http://bbs.eetop.cn/thread-319075-1-1.html

要对应相应的code 的，

请问您有memory的教程吗?或者说这个工具怎么使用呢?我们现在也在用这个，但是不知道怎么用，万分感谢

要对应相应的code 的，

谢谢啦

怎么解决的?我也遇到了同样的问题，求助

ROM调用的文件是什么格式的

仿真测试是根据什么仿真的啊? 求助啊我也用MC生成ROM和SRAM，但是不知道怎么仿真啊? 是用VCS吗? 以前没用过啊。

我目前仿真rom的输出是不定态。怀疑是code没读进去。 但是我MC生成过程中code读进去了。我需要在VCS仿真的时候导入code文件吗? 不知道怎么导入呢? 是写在testbench中吗?

我在MC会生成一个XXX.rcf的文件，是关于rom的coe文件。里面都是二进制的数我把这个文件放到我仿真环境下面了。但是仿真还是出高阻，很困惑啊。

您好，我按照你的方法做了我的那个初始化文件叫rom.rcf文件。里面是二进制的数就是coe的数。但是我单仿真rom还是出现高阻不知为何呢? initial
begin
$readmemb("rom_16_1024_verilog.rcf", mem );
adjust_mem;
end
这是我MC生成rom的初始化位置的代码。是MC自己生成的。 是不是我testbench中也需要加入这个readmemb语句吗?

希望您能帮我看下问题哈。已经两天没解决了。

把你用MC生成的verilog仿真模型发出来看一下?