DC SDF error:cannot fing timing check
时间：10-02
整理：3721RD
点击：
小弟在用DC 综合以后产出sdf时序约束，再用vcs后仿真时缺出现了error，求高手指点一下，这个怎么解决?谢谢了
sdf是延时文件，不是时序约束。
你vcs的命令是什么?有没有加上标准单元的verilog模型?
谢谢楼上解答，我vcs命令加上了库的.v文件了，刚试了一下2.1版本的sdf，是可以的，谢谢了
反标不正确啊，sdf和网标匹配吗
LZ看看我这个问题怎么搞?
# ** Error: (vsim-SDF-3262) E:/verilog_test/ibm/filter_icc.sdf(121508): Failed to find matching specify timing constraint.
# ** Warning: (vsim-3448) E:/verilog_test/ibm/filter_icc.sdf(121528): Setting negative specify check constraint (-9 ps) to zero.
# ** Warning: (vsim-3448) E:/verilog_test/ibm/filter_icc.sdf(121529): Setting negative specify check constraint (-107 ps) to zero