微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > formality 问题求助

formality 问题求助

时间:10-02 整理:3721RD 点击:

在RTL和GATE进行formality时发现一个guide_ununiquify(注意是un-uniquify)的svf项被formality工具给rejected掉了。
但是我在DC中并没有使用ununiquify的东西,请问这个是怎么回事(或者说DC中可能是什么原因导致svf中出现了ununiquify的情况)?
有知道的大神帮帮小弟,多谢,多谢。

自己顶,求大神。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top