微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > LVS检查的问题

LVS检查的问题

时间:10-02 整理:3721RD 点击:
encounter跑出的gds文件,drc检查通过,在做LVS的时候,layout选取gds文件,netlist选取v2lvs产生的sp文件,求问为什么一直显示nothing in layout的error,无法产生layout netlist的sp文件。
label已经打上了,有很多如图的问题




求大家赐教!谢谢

merge stdcell 的gds了么?
或者你的map文件有问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top