微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > design debug 经验 请大神回答一下~~

design debug 经验 请大神回答一下~~

时间:10-02 整理:3721RD 点击:
uncertainty给PPO留margin是应该多少合适,比CTS前小多少合适,过大会造成过约束,造成route 后ECO工作量大,不留margin不知道会有什么RISK

这个看design spec, target frequency, design process, margin,derate,
不好一概而论啊,总体来说可也在prects的时候留大量的margin,来弥补后面skew和SI造成的损失,
最后signoff timing pass就行了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top