微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC时reset信号的问题

DC时reset信号的问题

时间:10-02 整理:3721RD 点击:
在做DC综合时,如果不对reset信号设置dont_touch属性,时序就能满足,但是如果对reset信号设置dont_touch属性后,slack就变成-1.2左右,而且违规的路径中并没有跟reset相关的,请问这种情况是什么原因?

set_dont_touch后,一般还要set_ideal_net,不然就有violation,
有可能是同一个cell的另一个pin上有很大的delay,影响到你看到的path

多谢

dont_touch true: 不优化路径 reset上fanout 一般比较大,由可能是这个原因
dont_touch false:优化 reset

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top