icc中读取网表的问题求解(已解决)
我在icc 中创建完库后读取网表时总是提示: current design 没有定义。read_verilog和import_design两种方法都试了也不行。
不知道是什么原因?
current_design $TOP_NAME
那个我用过的,还是报那个错误,import_deisign命令不是包括那个了吗,
我是按照lab 里脚本的命令走的,应该没错呀
什么lab?
有别的提示信息么?基础数据对么?
lab 就是论坛里的icc 实验资料,按照脚本命令走的,不知道为什么报那个错
不知道你用的lab是不是和我用的那个一样,我在读取网表时也是出错。说是一个模块没有,看了看代码,里面没有各个门的模块。
应该不是你说的问题吧,我的LAB 的网表中有模块的定义呀,而且我把下的06,08,10的lab 都试了,还是有这个问题
http://bbs.eetop.cn/thread-209153-1-1.html找到这个链接,是我那个问题的。不知道对不对。但是感觉,要是想改过来,我的水平还都待提高。
看了一下你说的那个问题,好像不跟我的问题一样。下面是我的问题截图,希望大家看一下

我之前做 workshop的lab的时候网表还是可以导进去的,现在要重新导入design的网表,他说这个网表不存在。怎么回事。创建库的时候也会这样,说.tf不存在,然后我又随便挑了一个.tf导进去,一不小心就可以了,然后我就又重新试了把所有的.tf 文件都导进去,它就自动挑哪个之前导进去的.tf文件导入?这是怎么回事呢。
大哥,你的tf文件有几个呀?一个足以!不知道你用过EDI没?就像那个tech的lef一样
你说的看得我头大了
软件都推出,数据都搞掉重新来一遍!还有,论坛里面的lab数据不一定对,如果有条件拿自己的数据,按着workshop来操作一个样。
恩恩。我的lab是和我的软件相配套的,流程走下来还行。
后来老师就给了我一个新的design,那里面的TECH里面有5个.tf文件,我不懂选哪个,就都导进去了,刚开始说找不到变量,重做几次后,就有一个自动给导入 了(也不懂自己要怎么去选择),不过有warning就是了。接下来我导入网表,结果又出现错误如下错误:
没有link_library,工具没有办法link和map
查看一下你的.synopsys_setup.dc的设置
我看了有的,难道是link错啦,而且是老师给我的时候就写好了,我也没改的说。
说不上来了,数据没问题的话,不应该吧
还有,那几个tf最好搞明白再说
原来是我的库文件不是在linux下解压的,文件没读进去。
谢谢大家,我的问题已解决。原来是我在虚拟机的共享盘中做的,报的error,
我在home下做就没问题了。不是很清楚原因,我想应该是软件没 link 到的缘故吧
典型非正常错误,哈哈
学习中
