微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Glitch suppression

Glitch suppression

时间:10-02 整理:3721RD 点击:
跑postsim的时候,报
“warning :Glitch suppression
scheduled event for delayed signal of net “dD” at time 123123 ps was canceled
file “xxx/tsmc18_neg.v”
scope :testbech.dut.dout_reg"
我去check了这个时间点,dff的setup和hold都不会violation,那这个glitch到底是什么意思?

应该是仿真器检测到了某个信号的宽度小于一个阈值了,这个变化在你setup,hold check的时间窗口之外,
对于实际的电路来说应该没什么问题
对于ncverilog仿真器来说,加上+ncnontcglitch可以把这个信息屏蔽

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top