微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 时钟树优化问题

时钟树优化问题

时间:10-02 整理:3721RD 点击:
在论坛里经常看到大家提到一个时钟树的问题,对于时钟树不理想的情况,应该怎么办呢?改.ctsch文件嘛,这里面就规定了maxdelay,maxskew等,那这些东西有该怎么改呢?

根据你自己的期望改,比如,多长的delay,多快的skew,用什么buf/inv,clock root从哪里开始,哪些clock要balance,那些leaf pin有特殊的insertion delay长度,哪些exclued pin/through pin/特殊的leaf pin
这些都搞明白了,就不少了

我还有两个问题
1同root的tree,tools会自动balance,不同root的tree都要balance吗?像function和test tree?
2 最大的skew,即MaxSkew能设置为0吗?

1)由设计决定是否要balance多个clock tree,不一定是function和test
2)可以,但是工具会很累,不一定得到最好的结果

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top