微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于calibre的lvs问题?

关于calibre的lvs问题?

时间:10-02 整理:3721RD 点击:
大家好,我用calibre执行lvs时,从verilog网表提取的spice网表时,是一条net,但是,当从gds文件提取spice网表时,就变成2条net了,各位给点建议,这到底是怎么回事啊?先谢谢各位了。

这是典型的open啊,版图上没有连接到一起

calibre可以反标opus,看看具体的net就知道了

首先确定你的verilog网表和gds是相对应的吗?如果网表和gds都没有动过那问题就出在由verilog转成spice的过程,有些在encounter中识别的语法在转换中就不识别了。如a=\a, verilog中认为是两条线,但是转换时该语法不识别就变成a=a了,所以spice中就变成一条线了,但gds还是原来的两条线。

你好,我以前遇到这样的问题,是spice网表上面的只有一个net,但是gds上面有两个net。这确实是开路问题。不过我后来是通过icfb给pad和电源环打label解决的,如果是没有电源环的设计,可以不在电源环上打label,也不会有问题。

谢谢兄弟了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top