做完时钟树后reg2out之间的setup time 问题
时间：10-02
整理：3721RD
点击：
在做完时钟树后，reg前面肯定加了很多的clk buf，但作为out口的pad没有加clk buf，这样不就导致reg2out这些路径上的setup时序变紧吗? 有没有命令让out的时钟跟随内部时钟变化。我只设置了set_output_delay -iClk -max 3 [get ports ....]，这样的话外部时钟只是参考了iClk。
每日一题（061）
谢谢