encounter中pad上时钟点建立

各位大侠：
现在有两个clock 都是从PAD 端口进入digital core内部的，进到内部后定义两个生成时钟。
前面encounter 在timing 上分析都没有问题，但是在PT sta 的时候就找不到这两个时钟的相关信息。
实际encounter 中建立CTS 时候， clock root 点都是从PAD上开始的。这里我想问一下，是不是这样的clock 的root 点
在PAD过后的C（PAD--》C）点开始才比较合理啊?
也听有同事说过某些clock 在建立root点的时候要考虑PAD上的位置，那么在什么情况下这个位置设在C点上呢?

就设在port上， 即pad的 bond pad点上， pad本身的delay要考虑的，如果设在C或I端，那pad本身delay就没了，
我估计你 是 定义sdc要-add 吧，针对同一个port的 create_clock定义，

则呢么同步PAD上面的时序 和PAD外部的时序呢。加了CTS后，PAD前会插入很多buf来保证芯片内部的skew，但PAD外都没有buf的，我的CTS 后 timing 检查这上面有很多vilotion。

遇到端口上violation，一般要和前端工程师讨论，看是否是端口的input output delay 导致的。

因此 clock tree synthesis 之后有一步骤叫 virtual clock latency adjustment的步骤啊，
就是说吧clock tree的latency 反标到input，output clock上，
因为IO path假想是外面有个同步电路， 和里面的clock一样，因此io上也是要加上或减去这个clock tree latency的，
一般IO timing要这样调整以后 再看，否则 看到violation也不一定是真的，
对于input，会增加很多violation，因为launch path增加了 （setup time检查，hold则反）
对于output path， 会减小violation，因为capture path延长了，

请问下详细的做virtual clock latency adjustment。