微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教LVS中的global问题

请教LVS中的global问题

时间:10-02 整理:3721RD 点击:

我做lvs时,调用了一些IO的spice文件,在这些文件中定义了如下的global net:
.global VDD:p VSS:g VDDO:p
.ghlobal gsub!
.global gnd!
我在调用这些IO时做了如下的定义:
.VDD(VDD), .VSS(VSS) ,.VDDO(VDD1)
然后在做lvs时就出现了如下的error:
INCORRECT NET
----------------------------------------------------------------------------------
LAYOUTSOURCE
--------------------------------------------------------------------
missing netVDDO
-----------------------------------------------------------------------------------
ps:我设置了LVS GLOBALS ARE PORTS NO
但是我把其他的调用的IP 的pin设置为global net时则不会出现这样的error.
请大侠帮我解决一下这个问题。
另外,能不能也请帮我讲解一下在lvs时工具是怎样使用global net的。

check power port in layout

power port?
怎么检查?

INCORRECT NET不一定是Port问题,设置的LVS GLOBALS ARE PORTS 不出port,先检查下Port是否对应

port 数是对应的,我已经设置了LVS GLOBALS ARE PORTS NO.
现在我设置LVS SPICE PREFER PINS YES
LVS Spice Override Globals NO
这样lvs就过了,我现在不知道这样的设置是否正确。是不是与我定义global net 相违背(是不是global net 失效了?)

LVS SPICE PREFER PINSYES 设置的subcircuit的pin name 凌驾于global之上

那这样是不是就是说,我定义的global net 仅针对那些没有连接到subcircut pin name 上的net有效啊?

一般情况下,这两个设置需要如何设置啊?

lvs spice override global yes 的意思不就是 pin name 凌驾于 global之上吗?那为什么我设置 yes 并定义了pin name .VDDO(VDD_25).怎么还会报出source比layout多出一条 global net VDDO啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top