如果根据设计需要ports接了1或者0，怎么加TIEHI/LO
时间：10-02
整理：3721RD
点击：
connect_tie_cells
对obj_type来讲不能是ports，这怎么处理呢?
DC那边加到是一种方法，但是如果想后端处理呢?
别这么做，以前我们有个设计出过麻烦，好像是形式验证时的问题
还是从port追踪到实际的pin，在那里加tie cell
多谢总舵主指点
俺们这边再研讨下
如果是chip level 对blocklevel的port加 tieoff cell，到时候很简单，在chip level加也行