微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > formality 的 match 问题

formality 的 match 问题

时间:10-02 整理:3721RD 点击:
路过的大侠,您好!
本人在使用formality的时候遇到这样一个问题:
Implement文件中含有寄存器state1[1:0],reference中含有寄存器state2[1:0],
在match过程中,formality会认为state1[1]=state2[1],state1[2]=state2[2],而实际情况是imp中的state1[1:0]对应ref中的state2[0:1],
没有unmatch的报告,但match是错位的,
在不改代码的前提下,请问这种情况该如何解决?
请大虾不吝赐教,
不胜感激!

检查下code,或者对code的赋值写法换种形式试试。

set_user_match强制指定

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top