微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教:关于timing report

请教:关于timing report

时间:10-02 整理:3721RD 点击:
小弟也是astro的出学者。
为何我astAutoPlace之后,Setup time的Slack好多我负的。而Hold time的Slack都是正的。好像反过来才对。请教高手!

tthanks

thnasf

反过来也不对,都是正的才对。

呵呵,可以试着看一下你在Timing Setup里面怎么设置的,分开报看怎么样!

hold timing只有clock tree以后才有意义,
place之后只看setup的, 如果你的slack为负,就要修下了

介绍几种修timing的方法吧,详细点,比如说placement,cts,routing各部的timing如何修。或者有什么书籍有介绍的。我用的tool是ICC

大多数靠工具修,人工方法只能用于少数path,比如sizecell , insert buffer这种,
如果zero wire load model 下setup timing就不行, 就返回给前端修吧 ,后端没法修的

你说的“zero wire load model” 情况,是指在在“Timming Setup”中,选中“Ignore Interconnect”选项的情况下所出的Timming report吗?

对没错,
icc, pt叫zwlm timing



如果是用encounter呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top