CTS后 PAD相关的路径怎么设置？

刚遇到过了一种问题，就是place之后的Timing check是通过的，但做了CTS之后，发现有很多vilotion。其中有PAD相关的。 就是在PAD前因为做了CTS，插入了很多buf，但是在PAD没有插入buf，导致前后的skew很大，timing check 通不过，有没有办法?

要调整io pad上clock tree 的latency，叫virtual clock latency adjustment，
如果你的io clock就是用real clock来约束的，比较好办
set_propagated_clock [all_clocks]
update_clock_latency
或者你先忽略io timing，看internal reg2reg timing吧