CTS的问题

1. skew
2. latency
3. clock buffer numbers , levels
4. clock transition /cap/fanout violations ,
上面4个都是越小越好， 质量越高，
edi缺省的 .ctstch 是从sdc中翻译过来的，
一般人为要改很多的，
比如buffer类型， trans limitdelay limit ,
exclude pin , 各种pin等

谢谢师傅！CTS的balance是什么意思啊?如果做balance啊

就是几个clock的latency要做的一样啊
比如主clock和她的generated clock
edi里面只要写在clkGroup 里面的就是要balance的

那么请问小编，如果有两组clock分别平衡该如何写clkGroup呢
例如 clk1 和clk2 平衡 clk3和clk4平衡 第一组和第二组之间是false path
都写在一个clkGroup里面吗?还是分开两个写

分开写2个, 比如
clkGroup
+clk1
+clk2

clkGroup
+clk3
+clk4