微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于门控时钟的选择

关于门控时钟的选择

时间:10-02 整理:3721RD 点击:
下面哪些门控时钟是正确的?说明理由。
我只知道(1)(4)不对,(3)是正确的。(5)(6)不懂选哪个。
请问,(2)和(3)中,为什么要选(3)?为什么是选择时钟下降沿?
求高人指点


我认为(3)和(5)都是可以的
门控时钟的目的就是需要时钟作用时候(EN起作用的时候),让时钟穿过门电路,不需要的时候(EN不起作用)不让穿过
对比(2)和(3),若要让CLK穿过与门(也就是CLK高电平穿过,低电平肯定是过的),则需要CLK高电平期间EN高电平锁存住(这样可以去除EN毛刺的影响),
而(2)中CLK高电平期间latch是通的,不具有锁存功能,此时就会把EN毛刺带入到时钟中,
(3)则不同,在CLK低电平期间,latch是通的,但是后面的与门由于CLK低电平的作用使得时钟也到达不了后面的DFF,CLK高电平期间,latch就把EN锁存住了,则此时CLK时钟没有毛刺的引入,也就完成了门控无毛刺的目的
(5)则是使用或门门控时钟,道理如上类似

3,5都是正确的,但是实际使用时还需要根据有效沿是正是负进行选择。正沿选3,负沿选5。
主要就是避免门控后的时钟出现毛刺。
对于and 结构的如果用EN在时钟高电平时变化1,2会出现毛刺,3不会。or门类似。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top