触发器的具体结构是怎样的？

由于学识浅薄，我经常是将触发器和反相器、与非门、或非门等基本逻辑门看成组
成数字电路的基本元件。但是在时序分析时，触发器的3个重要时序参数（Tsetup
、Thold和Tc-q）显得很重要，为了更清楚的理解这几个参数，必须了解触发器的组成
结构。
在我的印象里，我们经常说的触发器，主要是指主从式边沿触发的DFF。还知道它
通常可以用【反相器+与非门】或者【反相器+传输门】构成。
我想知道现在数字后端的触发器主要是采用什么结构?

每一个工艺不一样，有些是有差距的，建议你拿一个数字库单元自己用virtuoso看一下晶体管级····

好像还是以master-slave 2级latch构成的D FLIPFLOP 比较多，
具体看数字集成电路设计的书 ， 那个肯定会讲 gates , setup/hold time的由来的，

我的印象中是传输门加INV的多，你可以看看artiscan的库

说的对，书上是这么讲的

嗯， 确实。 data sheet 里给出的触发器的schematic是由 传输们+ INV 构成！

怎么没有人甩我呢?