pt分触发器反馈违例

在PT分析中发现hold违例，电路分析：触发器的输出Q经过一个buffer后反馈回了该触发器的D端。
其中设置了clock_uncertain为0.5
在report_constrain -all_violate 时，这条路径报违例。
尝试了用report_constrain 命令里的-ignor_register_feedback选项，报出来的报告和不加该选项的报告基本没什么变化。
请大神指教

再问一下，布局后PT脚本是在DC脚本上修改，那PT的脚本中应把DC脚本的哪几个设置删了?
我知道了是set_clock_transition和set_clock_latency不要了，
set_clock_uncertainty要不要呢?

fix一下就可以了，hold time violation容易修正
设置set_clock_uncertainty是为了给予必要的余量

上图是接图
请问如何fix ?
改小clock uncertainty?
ignor register feedback选项
如何使用?

请大神指教呀~

加buffer啊， D端

buff小了，uncertainty 有点大啊，这个时候只有JITTER，有0.5的话，那时钟比较差了