微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Timing-report超负slack

Timing-report超负slack

时间:10-02 整理:3721RD 点击:

网表导入ASTRO之后,Timing-setup设置如下:


Timing-check如下:



时序报告出现超负的slack。
问题:综合阶段,不是已经修正了setup违例,怎么还有会有如此严重的违例?

这跟setup 有什么关系?
约束没有写完整吧

这些约束与综合脚本是相应的

就算加全这些约束,时序能够优化?

不能ignore interconnect delay吧,这个是最好情况,就是zero rc delay的shih
主要是pretiming估计,
一般真正开始place的时候,要关闭他

约束不完备

thanks for your answer

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top