微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助关于插入门控时钟的问题

求助关于插入门控时钟的问题

时间:10-02 整理:3721RD 点击:
设计中顶层叫top,它包含sub1,sub2,sub3三个底层,
现在我想在sub1模块中自动插入门控时钟,sub2,sub3不要插入,dc中该如何使用命令了?
04版本dc中用了elaborate sub1 -gate_clock可以单独插入,但是换到10版本dc这条命令就无效了,
实验了insert_clock_gating和compile -gate_clock,但是结果subx模块都全部插入了门控时钟,不知道怎么处理比较方便,麻烦大家指点一下,谢谢!

set_clock_gating_register -exclude [get_cell {top/sub2/* top/sub3/*}]

谢谢,这个命令可以用
更新一下命令为 set_clock_gating_registers -exclude_instances[get_cells ...],大家可以参考

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top