微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助:数字模块的一个输入信号在DC综合的过程中,被优化掉了。

求助:数字模块的一个输入信号在DC综合的过程中,被优化掉了。

时间:10-02 整理:3721RD 点击:
麻烦问一下:数字模块的一个输入信号在DC综合的过程中,被优化掉了,在做encounter布局布线之后,
在进行Verify Geometry!会出现错误:
VERIFY GEOMETRY ...... Creating Sub-Areas
...... bin size: 8320
VERIFY GEOMETRY ...... SubArea : 1 of 1
VERIFY GEOMETRY ...... Cells:0 Viols.
VERIFY GEOMETRY ...... SameNet:1 Viols.
VERIFY GEOMETRY ...... Wiring:1 Viols.
VERIFY GEOMETRY ...... Antenna:0 Viols.
VERIFY GEOMETRY ...... Sub-Area : 1 complete 2 Viols. 0 Wrngs.
我要怎么解决!
请各位高手指点迷津!不胜感激!

这么提问,只有神仙能回答了

哈哈哈,希望神仙出现,哈

等着围观神仙

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top