微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 分频时钟的jitter问题

分频时钟的jitter问题

时间:10-02 整理:3721RD 点击:
如果master clock是pll的是输出时钟,pll的jitter为40ps,
那么此时钟经过N分频之后的时钟jitter应该是多少?

min(N*40ps, long_term_jitter)

N*40ps

不是(N的开方×jitter)吗?
老大能不能再解释一下,long term jitter的意义和作用啊?

简单地理解,long term jitter就是jitter的最大累计值。
所以无论你是多少分频,不会超过那个值的

?

long term jitter不是jitter的最大值。

理论上,long term jitter确实不是jitter的最大值
只是从时序约束的角度,可以用这种简单的方法去想象

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top