微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ASTRO streamout问题出现不希望的层次信息

ASTRO streamout问题出现不希望的层次信息

时间:10-02 整理:3721RD 点击:
我在做APR之后,stream out了GDS.但是在ICFB&中(cadence)stream in后用calibre进行LVS和PEX得时候发现了版图有了类似ICV_1、ICV_2这样的层次,我的数字电路的设计是基于标准单元的,导出GDS应该只有标准门,我的VERILOG网表中也是FLAT的,一个module不包含其他的子模块,没有任何的附加层次。为什么在CALIBRE进行LVS的时候会出现不希望的新层次信息呢?

ICV下边就是标准门了,而且总的门数和V网表里还是一致的。为什么会出现几个ICV单元?
还不知道ICV层次是什么地方给加上的,1.ASTRO stream out时候 2.cadence stream in时候 3.calibre LVS/DRC/PEX时候?
是不是我在stream out的时候选错的选项?
望各位同仁慷慨帮助,真心谢谢

经过今天的比对,发现ICV层次是CALIBRE在LVS时将版图转化为网表的时候出现的。不知道这样的问题是否可以修复。

哦,原来是那个时候出现的啊!
好像不用管它,自动会匹配上的呢

果然匹配上了,谢谢。

谢谢楼上的正解,

kankan

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top