微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter中RPlace是什么意思?(利用率超过1)

encounter中RPlace是什么意思?(利用率超过1)

时间:10-02 整理:3721RD 点击:
敝人现在用encounter9.1做PR,有时候,CTS后优化timing的时候,显示:
Current slack : -0.15 , Density 0.78
#### start refinePLace ####
RPlace :Density=1.0223, incremental np is triggered.
RPlace: postIncrNPDensity=1.0233 -> 1.012
接下来的timing优化就会逐渐恶化,而且显示congestion 很大,transition vialation也很大。
设计完全不能收敛了,整个core区域都是congestion。
但是同样的设计布局,脚本,有时候可以收敛。

在上面的log俩面显示的density ,利用率为何上下不一致呢?
实际上我chip的route后的core 利用率是84%。

哪位大侠遇到过这种情况,请交流一下!
谢谢先!

不太肯定下面的解释是否适合你的情况,
encounter里面有时计算density时包含事先设定的max density值,比如你设定75%,如果实际place大于75%,它就认为是大于100%了

你的那个Design是不是+了blackage了?
CheckPlace一下,是不是有OverLap.
看下density的Map,看下是不是那块已经变红了?
84%的Util已经是比较高了Density了。
有FeedThe吗?
1K的FTS,大致会提高1%的Util。

陈小编果然不是盖得,你说的很有道理。

我import design时设的utilization是75%,后来我改了这个参数,效果好一点。
看了你的提示,我想极有可能是你说的原因,回头,try 一下。

谢谢啊。

谢谢你的回复。
我里面有blockage啊, soft ,hard 都有 ,
checkPlace时有overlap,是mem紧靠,mem的电源环相接,这应该没有问题的啊。
模拟的IP面积比较大,占到core的部分区域,但是我已经将那部分区域cutrow 了。应该也没有什么问题吧。

“FeedThe”指的是?
“1K的FTS,大致会提高1%的Util” 其中的FTS是?

feedthrough

哦,从log里面看到几个fennthrough,但是被encounter干掉了。而且是full chip的设计。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top