core 利用率

我也想知道呢。

You can't give a general utilization value for all the design, it's case by case.You need to try with multi interations.
Generally speaking for design with more mulitple pins instances like aoi/oai which indicates more connections and are prone to have congestion issues, you need give a lower utilization value.

非常开心收到您的回复
您的是意思是先要看我这个和design中的AOI OAI的数目是多少?如果占的比例大一些，就得把初始的利用率设置小一些?还有其他因素需要考虑吗?很疑惑

The point here is you can't always give a guidance about the core utilization for all design. mulitple pins instances ratio is just one example, for example if the analog ip and memory occupies much place, you also need give a relative lower start utilization, because utilization between memories and ips are generally low compare to other place.

多输入门并不一定会造成congestion，单位面积pin多才会造成congestion。

感觉就是多试几次，比如50 60 70，然后做多了就有经验了

普通的设计，一般初始70，可以试着走下看看，特殊的设计，比如需要很大绕线资源的，就会降低。没有完全便准的答案，需要自己去做做看,这个跟你的约束以及后面选择的流程，已经综合流程都有关系。

普通的设计，一般初始70，可以试着走下看看，特殊的设计，比如需要很大绕线资源的，就会降低。没有完全便准的答案，需要自己去做做看,这个跟你的约束以及后面选择的流程，已经综合流程都有关系。
请问：利用率就是指SRAM和所有std cell占core的比率，在signoff的时候我的利用率必须达到100%吗?这样客户才认为我没有浪费了面积?还是不要达到100%,一般在route后利用率要多少才是正常的?

很高兴收到您的回复，请问，判断行不行是看什么?就是要保证在route时，利用率达到100%?利用率就是指SRAM和所有std cell占core的比率，应该不可能都占满core了吧?
为什么一个设计的利用率会越来越多?因为工具在CTS时会插buffer长tree，所以利用率比place时升高了，在后面的优化过程中，工具也会插buffer，size_cell等来优化design，利用率还会增加?