微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 包含macro 的design 的利用率问题

包含macro 的design 的利用率问题

时间:10-02 整理:3721RD 点击:
自己做的analog macro。在时序库里面写了面积的,floorplan时设置的利用率是0.7.但是report_design -phy
的时候报出下面的利用率。cell利用率只有0.3.那么这种情况对后面优化timing会不会有影响呢?


这个要看工艺,如果是高速的话,有一定的影响
不过可以通过 placer_max_cell_density_threshold 来控制的
一般来说,影响不大

谢谢!

利用率以高的为准,看多了就那回事情,没什么意义, 用眼睛看看就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top