关于dc综合中gate clk的设置

在我的设计中用到了门控时钟，用来对三个子模块在不同情况下进行分配时钟。但是DC中我该如何设置gate_clk。
参考手册 使用compile_ultra -gate_clock然后report_gate_clk并不能综合出门控时钟。求高人解答。谢谢

1.library里是否有clkgate单元?
2.没有的话会用与门/或门+latch搭的

set_clock_gating_check

谢谢，看到了综合结果是自动用的latch搭建的。对于门控时钟，在约束的时候，需要有什么设置。我看了一些例子，只是做了将clk设成dont_couch，但有书上说不能这么设置了，因为这样的话，dont——touch的终点在寄存器，会造成与门继承dont-touch，造成驱动匹配。请问这个应该怎么解决。非常感谢。同时求高人不吝赐教...

最好用integrated clock gating cell（即ICG cell） ， 用latch和and门搭的容易出现毛刺，
比较烦，
对于icg ，要进行set_clock_gating_check 检查，就是检查EN端和CLK端的时序关系，和setup检查类似，
EN端必须在clock到来之前稳定一段时间，

谢谢。只有这一个就行了吗，不需要latency。uncertainty什么的?或者其他都和非门控的一致?
关于可能生成低驱动与门的问题怎么解决。谢谢

学习看看！

学习中。