微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > SDC问题

SDC问题

时间:10-02 整理:3721RD 点击:
Astro中在Timing Setup时,SDC文件(ataLoadSDC) Timing->Load SDC,导入SDC,无错误提示后进行
Timing->AstroTime: Timing Data Check …出现错误如下:
Error:design not floorplanned,or image cell not bound
Error:cannot find top cell boundary
Error:failed in axGetCellBeundaryBBox
请问一下,问题该什么解决呢?
各位给出出主意!
在此谢谢大家了!

前面操作都正确?

前面auVerilogToCell 没错?

如果前面对, 不会有问题的
建议重新来一遍,或者重新建库

没遇到过,学习了

floorplan以后才能报告时序

建个floorplan先。Astro不比DC,物理实现先要有floorplan

你用的是astro把

估计是前面的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top