微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 哪位给讲讲sign-off verilog模拟器啊

哪位给讲讲sign-off verilog模拟器啊

时间:10-02 整理:3721RD 点击:
nc sim对比一下vcs,
还有, 作为 sign-off用,为什么modelsim verilog-xl这些工具不足?
sign-off有什么要求?

这个可是闻所未闻.为啥modelsim不能sign-off?

我也不知道
某个牛人说的, modelsim一般不用于sign-off, 不知道为啥,所以爬上来请教

个人感觉,对于post-sim(gate level),用nc-verilog,vcs的比较多!因为nc-verilog,vcs在gate-leve仿真l速度有优势!

I also want to know!

同问sign off 是个什么概念呢都被搞糊涂了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top