請問 IC Compiler 的問題...(高手請進)

想請教ICC的問題
原始Verilog code( .v 檔), 要先透過DC轉成 netlist (一樣是 .v 檔)
然後才能放到 ICC 再做下去嗎?
若已在DC生成netlist前, 設定好 uniquify
那麼, 在ICC的 Milkyway 時, 需要再run 一次 uniquify 嗎?
謝謝高手

这个问题不要高手，大多数人都会的

假如synthesis 後的netlist 沒有去增加這類呼叫同一subdesign 的內容, 理論上就不用了.
假如有這類狀況, import 進ICC 也會有warning/error 訊息吧 ?！ (maybe 需要用check design 之類檢查)

run一下也没关系

f fdg dfs gsdf gfd gfd gdf

dffd fd gdf gdfgfd dfg fg

"那麼, 在ICC的 Milkyway 時, 需要再run 一次 uniquify 嗎?"
这个不需要！

路过！