微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 被CTS困扰 的一些小问题

被CTS困扰 的一些小问题

时间:10-02 整理:3721RD 点击:
1、CTS 时,先布clock net 然后布 signal net ,我总觉得时钟网络和信号网络是一个概念,希望大家指点一下!拜托了……
2、就是想请教一下 set droute_wrongwayextracost 20是什么意思,我查了 IC Compier Variables 文档,只是仍然没什么清晰地概念,
请教!

Clock的信号线先Route,如果Clock线Route得有问题,signal net的线Route得再好也没用。

一般route会把net分成不同级别,权重大的优先布线,如可以设计clock netcritical net的权重大.

学习了。

时钟的优先级更高,而是high fanout net

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top