微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何GDSII 文件导出 其Verilognetlist?

如何GDSII 文件导出 其Verilognetlist?

时间:10-02 整理:3721RD 点击:
目的:想从GDSII文件,导出verilog netlist,flattern的netlist就可以。
遇到困难,请求帮助!
现仅有GDSII文件及tech file, standard cell ref lib (无RTL code及pre-layout netlist),能用astro auStreamIn导入GDSII文件,但是用auVerilogOut却不能成功导出verilog netlist。
被导出的netlist文件,只有module name,所有的connectivity信息均未导出!
(auDumpHierVerilog, auHierVerilogOut 均不能执行,报告无hierarchy信息。)

肯定没有的
。感觉你的需求……

astro还没有识别 gds层信息,所以导不出连接关系.

你的需求。

这个需求...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top