微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于后端LVS的验证

关于后端LVS的验证

时间:10-02 整理:3721RD 点击:
将后端的版图导入CADENCE后怎么对其进行LVS验证啊?

怎么没有人回答啊?

用v2lvs命令把后端的verilog网表转成cdl网表
再cadence里导出gds文件
就可以做lvs了

1# MATY
步骤如下
1.后端完成之后你需要导出两个文件,一个是网表.v,一个是版图.GDS
2.使用v2lvs命令将.v文件转换成你的lvs工具识别的电路文件,如.sp或.cdl
3.需要找到你所用工艺的lvs rule file
4.如果你是用Calibre的话,将电路文件.sp,版图文件.gds,规则文件XXX添加至表格中对应的位置,然后你就可以直接运行了。
但是这种问题应该能在网络上找到很多答案,希望你善用搜索,将自己的能力变得越来越强(^_^)

呵呵,谢谢
aliputa

学习下

恩,学习下

要验证你得看你用什么了,dracula还是calibre,要有网表的spi文件和验证lvs用到的file文件

学习一下

直接在astro中调用calibre就可以了

很多工具都有对CAlibre的接口,不一定到cadence中,而且自动出来的东东应该错误很少的

看看了

学习哈

我也需要学习下

学习

谁能解释的详细些啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top