微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 对于reset信号的处理

对于reset信号的处理

时间:10-02 整理:3721RD 点击:
各位,reset信号和clk信号都是高fanout信号,对于clk 我们可以 时钟树综合,而对于reset信号呢?一般怎么处理的啊?大家聊聊!

综合的时候设成理想的线,布线时工具会自动对其做树。

1# cosmosd

基本不用处理, 特殊需要按时钟树做(一般不用,如楼上说的)

哦 谢谢!

fasddfasdfasfadsdfas

在写clock tree 的contraints时候, reset也一起定义的。
所以他们也会做成和clock tree类似的tree

是否在约束脚本里面对于异步复位的reset信号要设置false path?

回楼上的:不需要,而且这样做也不合理

请问一下,综合的时候复位信号一般怎么处理?

同问~~~~~~~~~~~

我也想知道,详解?

设dont touch就好了吧,pr的时候再注意一下fanout

基本上不用管reset信号,也不需要做成时钟树那么多的buf

use astHFCts to make it as a clock tree. First before place ,you should set the reset net as a ideal net. So after placethe reset will not be insert the buffer

综合的时候设成理想的线,布线时工具会自动对其做树

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top