lvs 问题求助

请教几个问题啊，希望各位高手能解答。
1.在lvs rule文件和source文件 *.sp文件中定义的电阻为三端器件，正负极都是poly，SUB是nwell，可是在做lvs check 的过程中，发现从layout中提取出的电阻为两端，和nwell的连接关系丢失。
2.几个子模块，分别定义其pin，但是都放到顶层组成top cell的时候，pin丢失，这个怎么解决，是不是只能用 txt层打上lable，还是说有别的办法。
多谢各位高手！

1.有两种做法：仿真用3端电阻，做LVS用2段电阻；如果用3段电阻在网表中就是子电路的形式，要做个等效，因为你的LVS文件可能是2端电阻。
2.子模块的pin在被放到顶层时已经没有PIN的作用了，需要你再重新打label定义顶层的PIN

补充,1. 毫无疑问,你的lvs rule此时只认两端的电阻...
一般的lvs rule都会定义两端和三端的电阻,建议你仔细查下lvs rule
,看是否有什么option选择两端还是三端.....
2 . 同上.但是lvs rule 里面有相关option 可以使block level
的底层pin也有作用,但是不建议使用,这样会比较混乱...-.-！