微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 建layout cell的问题

建layout cell的问题

时间:10-02 整理:3721RD 点击:
新建的layout cell会产生很大的边界框(就是在用instance命令调用新建的cell),怎么能把边框变小,求大神解决。

问题表达得不是很清楚!

再次检查你的版图,看是否有些细小的东西在你没有发现!
其实就是说,比如你在一张纸上画了一堆东西,集中在一起,这就是你所画的版图,但在纸上离这堆东西较远的地方有一个小LABEL或是其他,是你不经意误画在上面的,但不容易被发现,它仍然在纸上。生成的CELL包含了纸上的所有东西,所以必须导致了与有用版图相比较大的边框!
将PCELL打散的时候,可能会留下一些LABEL,看得见但却删不掉!有可能是这种情况吧!

我也遇到过,是空的地方真的没东西,我一般的做法是,当前版图复制一份,存到另个文件名下,当前的删掉,重新在建一个当前的cell,把复制的那一份里面的版图copy到当前cell里面,那些空的地方就不见了

同意樓上的說法
CadXXXX 的 常會有這個問題

如果调用了pcell的话可以试试重新load pcell。

我知道这种方法可行,但是有点麻烦,有没有简单的方法,我就是嫌麻烦才不想那样弄得,毕竟单元太多了,不能每个都去copy。

我的一般都是个别情况,不是很多,我也想知道更简单的方法,有谁晓得啦,请赐教

我是这样做的:
调用这个有问题的cell,用x命令进入cell,
随便画一个图形例如画一个path,这个path要画得比较长,超过cell的边界,这时可以看到cell的边界变大了。
一点一点切掉path,你会看见cell的边界也在一点点变小,最后全部删掉这个path,cell就回到正常大小了。

下次試試

缩小版图,随便用一个层次画一个更大的矩形,保存,全屏,删掉大矩形,保存,看看结果就ok了

学习了

确实会碰到这样的问题,受教了

我的解法是ctrl+a全選,然後make cell(隨便名字),在fit 看是否有回到正確邊框
若回復正常再把cell flatten

很明显 这是一个空白层次,当你修改版图时virtuoso会自动保存一个层这个层是不显示的,所以新的cell看起来很不顺眼。我们是用一个脚本文件加上快捷键搞定的。

可否上传脚本啊?想学习学习!

甚麼腳本呢?
可否指導呢
謝謝

我试过,smash后全选,然后unselect你的版图部分,然后delete,然后保存,就行了,操作很快的

请问楼上的,smash是什么快捷键,跟Ctrl+A不一样的吗?



这位仁兄可否共享一下你的脚本,或者讲一下大概远离也行。

同求脚本

如果真没有其他图层的话,重新修改一下坐标原点再试一下。我之前遇到过这样的问题就是这样解决的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top