求助大神，如何解决使用Calibre PEX后提管子尺寸不匹配的问题

本人用SMIC 0.18um mixed signal工艺，在Cadence中使用Calibre的PEX对版图进行后提，遇到这样一个问题：mos管的finger width后提出来总是schematic上面对应的finger width值（在PEX中output中选择use name from schematic）或者是固定的220nm（use name from layout），而不是我在版图上实际画的mos管finger width（但一般都是use name from schematic吧）为了简化上述问题，我做了一个实验：
我在Schematic中画了一个finger width=1um，finger=8 的n18管子，然后在版图中，画了finger width=2um，finger=4的版图，这个版图做LVS是过的（也就是说我们只要保证finger width*finger值在schematic和layout中一致就可以）；
然后我进行PEX后提，生成calibreview文件，只提no rc的话，按道理应该是版图上对应的管子，后提完成后，打开calibreview文件，会看到有4个管子，这个可以理解，因为在版图中我将finger设为4，可能是工具将版图默认打散成4个单位finger width管子，但问题是calibreview文件中显示的finger width=1um（这是我版图中画的一半。但PEX时生成的netlist文件里值都应该是对的）；然后生成config文件后仿，发现生成的后仿netlist文件中，生成4个mos管且w=1um（和calibreview中看到的结果是一样的），也就是finger width少了一半。这样的话，后仿当然会不准。
另外，用verilog代码综合出来的版图，是没有schematic的，如果对其进行后提，finger width会等于220nm，这和我画一个nmos管在在PEX中output中选择use name from layout的结果是一样的。
有没有人遇到同样问题。
求大神指点！先谢过！（不知问题描述清楚没有。）

自顶，别沉啊。求大神支招

这个问题与你的lvs的验证文件密切相关，在验证文件里面，要设置成比较m与finger等参数，验证时电路图和版图完全的对上，而不仅仅是总的尺寸对上

不好意思，这两天忙着流片，暂时用别的方法临时将就了一下，忘了看论坛。我去看一下
非常感谢！

请问你是用的什么方法解决的呢?最近发现一个奇怪的地方，选择use name from schematic 和use name from layout， 仿真出来的结果居然不一样。

同样遇到这个问题，PEX后提的finger width是220n ；figer=1；total width=600n；所以figer width乘上finger数不等于total width。小规模电路可以挨个改figerwidth改成600n，但如果做大规模数字综合，总不能挨个管子去Q一下改参数吧。所以求解该怎么批量改，或者彻底解决这个问题

生成的calibre view finger不对的问题，在calibre view set up 的时候，“Reset Properties”那边加上“m=1 fingers=1 segments=1”试试看。

遇到同样的问题，“Use Name From”选择“LAYOUT”的时候后仿提R相关的出现问题，提C不会，而选择“SCHEMATIC”的时候都没有问题。难道是tool的bug?

你这个问题，自己写个脚本改就行了。我就解决了
其实这些想明白了，都很简单。'

我用的是smic 0.35um工艺，提取出来的calibre所有子MOS管（@1,2,3,4...）的fingers与前仿MOS管一样，后仿提取的calibre应该为1；按照7楼朋友Snowy2016的方法解决了问题，谢谢！