求助！我在spicein生成schematic时，有一个c2是库里没有的。
自己顶一下，新人，希望走过路过的大佬能帮忙看看
顶一下~
猜想是电路里边designer添加的用于simulation的cap，它是analog lib里边的，不属于PDK lib。
建议小编run lvs看是不是我上述说的这种情况。此外，spice in需要一个一个device.map 文件，以及PDK lib，小编看看是否需要完善，或者在reference lib加上analog试试。
我加了analoglib 还是有这个问题
我对他们给得IO pad的版图进行了lvs,结果报错，说supply error detected abort on supply error is specified-aborting.而且还说erc有错，这是为什么啊?
Lvs这个问题是因为你的lvs 设定档里面没有对应的power/ground 名字，建议加上，或者可以把supply abort那个option设定为NO。
你的device map文件有“C”这颗device的映射关系吗?
不是很懂……
谢谢！我试了，改完就可以出错误报告了，但是它给的io pad就是有很多错误的，所以我用他的io连成io 环以后，lvs时还是有那些错误，怎么都过不了……心好累，不知道怎么办……不光是comparison results有错误 extraction和ERC pathchk polygons也有错误。
ERC pathchk说check erc pathchk！labeled nofloat ,请问这是什么意思啊? 然后extraction的错误说vdd和vss和pad，都是open circiut ……
就是说你用别人提供的gds和cdl run lvs会有很多error是吗?建议看看人家是否有提供lvs.rep之类的文件，check一下你的runset设置是否与其一致。如果一致了还run不过，那可能数据有问题吧，找vendor问问咯。
我的c2 在devicemap没有映射 我觉得是capcitor subtype填的C 但还是不对 带c2的都不能生成schematic.
生成成功的又过不了lvs ,报错说
这是什么问题啊?
顶一下 那个c2还是没导出来
认同4楼的说法
我在reference 库里加了anolog库 ，但还是说找不到这个C2，device map 我也设置了，把capacitor mapped to cap,但还是失败了。网表里的c2是这样的
这是我在spicein设置的device map
根据网表来看，C2在调用时是以“M开头”，且有四个端点，应该不是cap，反而像是MOS，建议小编先弄清楚这个C2是什么。
谢谢回复，已经弄清楚了这个C2其实是一个3.3v的nmos in nwell，但是我们的库里只有3.3vnoms 和3.3v nmos in deep nwell，没有他要的这种。我在device map 里把C2 mapped to n33,就可以导进来schematic了，但是lvs时有错误，是这样的
小编你把C2 map到别的type，lvs当然会有问题。根据你说的“C2其实是一个3.3v的nmos in nwell”，一般情况nwell里边做不了NMOS，我猜这个应该还是一种特殊的电容，我以前遇到过一种PPS cap大概就是这个样子，他的部分结构和MOS相似，但是多了一层MPOLY。建议小编翻翻你目前制程的资料，也许会有所发现。理论上将，只要你用对PDK，就一定可以找到，除非你是porting的，那就另当别论了。
谢谢 ！
LZ应该用的是smic的工艺吧。smic的工艺中，C2电容只在LVS中有定义，没有提供对应的器件symbol和spice model。所以你就把他当作普通作电容用的mos管就好了。电路中，可以自己建一个C2的symbol，这样可以过lvs。也可以在电路就用n33，导出cdl后，将对应的器件改成C2。灵活变通就好了。